PCB设计挑战和建议

 

作为PC、服务器和消费电子产品中重要的硬盘驱动器接口，串行ATA(SATA)发展迅猛并日益盛行。随着基于磁盘的存储在所有电子市场领域中变得越来越重要，系统设计工程师需要知道采用第一代SATA(1.5Gbps)和第二代SATA(3.0Gbps)协议的产品设计中的独特挑战。此外，系统设计工程师还需要了解新的SATA特性，以使其用途更广，功能更强，而不仅仅是简单地代替并行ATA。充分利用这些新特性并克服设计中存在的障碍，对成功推出采用SATA接口的产品非常关键。

 

日趋复杂的PCB布局布线设计对保证高速信号(如SATA)的正常工作至关重要。由于第一代和第二代SATA的速度分别高达1.5Gbps和3.0Gbps，因此铜箔蚀刻线布局的微小改动都会对电路性能造成很大的影响。SATA信号的上升时间约为100ps，如此快的上升时间，再加上有限的电信号传输速度，所以即使很短的走线也必须当成传输线来对待，因为这些走线上有很大部分的上升(或下降)电压。

 

高频效应处理不好，将会导致PCB无法工作或者工作起来时好时坏。为保证采用FR4PCB板的SATA设计正常工作，必须遵守下面列出的FR4PCB布局布线规则。这些规则可分为两大类：设计使用差分信号和避免阻抗不匹配。

 

高速差分信号设计规则包括：

 

SATA是高速差分信号，一个SATA连接包含一个发送信号对和一个接收信号对，这些差分信号的走线长度差别应小于5mil。使差分对的走线长度保持一致非常重要，不匹配的走线长度会减小信令之间的差值，增加误码率，而且还会产生共模噪声，从而增加EMI辐射。差分信号线对应该在电路板表层并排走线(微带线)，如果差分信号线对必须在不同的层走线，那么过孔两侧的走线长度必须保持一致。

 

差分信号线对的走线不能太靠近，建议走线间距是走线相对于参考平面高度的6至10倍(最好是10倍)。

 

为减少EMI，差分对的走线间距不要超过150mil。

 

SATA差分对的差分阻抗必须为100欧姆。

 

为减少串扰，同一层其它信号与差分信号线对之间的间距至少为走线相对于参考平面高度的10至15倍。

 

在千兆位传输速度的差分信号上不要使用测试点。

 

避免阻抗不匹配的设计规则包括：

 

注意避免不正确的走线宽度和走线相对于参考平面的高度，走线宽度和走线相对于参考平面的高度决定走线阻抗。

 

保持完整的参考平面。在高速信号走线两侧，走线相对于参考平面高度10倍距离范围内，参考平面不应被切断或有挖空的区域。

 

采用宽度过窄以致无法可靠蚀刻的走线，经常会导致走线的宽度或高度发生变化，从而产生问题。最小的走线宽度和走线相对于参考平面的高度应为4mil。

 

采用0402封装的10nF电容，尽量减少走线宽度与电容焊盘宽度的差别。

 

尽可能在同一层走线，如果一定要改变走线层，则必须保证走线层改变后仍有合适的回流路径。

 

注意避免与线路阻抗不匹配的连接器阻抗设计。千兆位信号需要经过特殊设计、与受控阻抗相匹配的连接器。

 

尽可能用表面安装元件来替代通孔插装元件。使元件引脚长度尽量短，切短过长的引脚应作为PCB制作工艺的一部分。

 

尽量保证高速信号走线与同一层其它走线或电路板组成部分(如板边缘、安装孔等)之间的间距不小于走线相对参考平面高度的10倍。

 

不要在高速信号走线上放置测试点(小焊盘或过孔)。

 

确保PCB制作过程中不在高速信号走线相对于参考平面10倍距离内增加取样点(Thieving)。

 

遵循上述通用规则有助于确保设计获得成功。